Verilog HDL Design Examples
€260,80€262,50-0%
Tilapäisesti loppuunmyytyJätä sähköpostiosoitteesi, niin ilmoitamme sinulle heti, kun kirjaa on taas saatavilla, yleensä 3-4 viikon kuluessa.
14 päivän palautustakuuMuutitko mielesi? Voit peruuttaa tilauksesi milloin tahansa tai palauttaa sen 14 päivän kuluessa. Palautusehdot
Tietoa kirjasta
The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating the design's functional operation.
| Kirjoittaja | Joseph Cavanagh |
|---|---|
| Kustantaja | Taylor & Francis Ltd |
| Julkaistu | 2017 m. |
| Kieli | Englanti |
| Sivumäärä | 674 psl. |
| Sidosasu | Kovakantinen |
| Genre | Kompiuteriai ir IT |
| ISBN | 9781138099951 |
