Siirry tuotetietoihin

Verilog HDL Design Examples

Joseph Cavanagh

Normaali hinta €225,31
Myyntihinta €225,31 Normaali hinta €232,75 Myynti

Meillä on varastossa

Prekės šiuo metu neturime
Palikite el. paštą ir pranešime iškart, kai prekė vėl atsiras sandėlyje.
Viršelis
Kietas viršelis · Šis leidimas €225,31Turime sandėlyje
Verilog HDL Design Examples Minkštas viršelis €85,87Turime sandėlyje
Autorius Joseph Cavanagh
Kalba Anglų k.
Leidimo metai 2017 m.
Puslapių skč. 674 psl.
Viršelis Kietas viršelis
ISBN 9781138099951

Verilog HDL Design Examples

The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating the design's functional operation.

Book cover of: Verilog HDL Design Examples. By: Joseph Cavanagh

Verilog HDL Design Examples

Normaali hinta €225,31
Myyntihinta €225,31 Normaali hinta €232,75